目次
　
略語一覧
　
第１章　序論
　　1.1　本研究の背景 ………………………………………………………………………… 1
　　1.2　本研究の目的と位置づけ …………………………………………………………… 3
　　1.3　本論文の構成と概要 ………………………………………………………………… 4
　　　　　 参考文献 …………………………………………………………………………… 8
　
第２章　半導体素子の微細化
　　2.1　はじめに……………………………………………………………………………… 11
　　2.2　MOSFETの微細化……………………………………………………………………… 11
　　2.3　サブスレッショルド電流特性……………………………………………………… 13
　　2.4　DRAMの基本動作……………………………………………………………………… 15
　　2.5　蓄積容量……………………………………………………………………………… 19
　　2.6　リーク電流…………………………………………………………………………… 20
　　2.7　ビット線容量………………………………………………………………………… 21
　　2.8　DRAMの技術動向……………………………………………………………………… 23
　　2.9　本章のまとめ………………………………………………………………………… 27
　　　　　 参考文献…………………………………………………………………………… 30
　
第３章　トレンチ分離MOSFETの電気特性
　　3.1　はじめに……………………………………………………………………………… 33
　　3.2　素子分離と微細化…………………………………………………………………… 33
　　3.3　トレンチ分離MOSFETの電気特性…………………………………………………… 34
　　　　3.3.1　TIS構造のコンセプト ……………………………………………………… 34
　　　　3.3.2　TIS構造MOSFETの製造プロセス …………………………………………… 36
　　　　3.3.3　サブスレッショル電流特性………………………………………………… 39
　　　　3.3.4　基板バイアス効果…………………………………………………………… 39
　　　　3.3.5　TIS構造MOSFETの信頼性 …………………………………………………… 43
　　3.4　本章のまとめ………………………………………………………………………… 48
　　　　　 参考文献…………………………………………………………………………… 49
　
第４章　凹型チャネル構造MOSFETの電気特性 ……………………………………………… 49
　　4.1　はじめに……………………………………………………………………………… 51
　　4.2　凹型構造の特徴とその課題………………………………………………………… 51
　　4.3　DLC構造とその製造プロセス ……………………………………………………… 52
　　4.4　DLC構造MOSFETの電気的特性 ……………………………………………………… 56
　　　　4.4.1　ショートチャネル効果……………………………………………………… 56
　　　　4.4.2　ドレイン耐圧と電流駆動能力……………………………………………… 59
　　　　4.4.3　DLC MOSFETの信頼性………………………………………………………… 63
　　4.5　本章のまとめ………………………………………………………………………… 65
　　　　　 参考文献…………………………………………………………………………… 67
　
第５章　凹型チャネル構造のSOIへの応用
　　5.1　はじめに……………………………………………………………………………… 69
　　5.2　SOI素子構造と基板浮遊効果 ……………………………………………………… 69
　　5.3　COSMOS構造のコンセプト…………………………………………………………… 70
　　5.4　COSMOS構造MOSFETの電気的特性…………………………………………………… 72
　　　　5.4.1　ドレイン耐圧の向上………………………………………………………… 72
　　　　5.4.2　ショートチャネル効果……………………………………………………… 74
　　　　5.4.3　サブスレッショルド電流特性……………………………………………… 75
　　　　5.4.4　ソース／ドレイン寄生抵抗………………………………………………… 78
　　5.5　本章のまとめ………………………………………………………………………… 79
　　　　　 参考文献…………………………………………………………………………… 80
　
第６章　トレンチ型メモリセル構造の電気的特性
　　6.1　はじめに……………………………………………………………………………… 82
　　6.2　STTセルの特長と製造プロセス …………………………………………………… 84
　　6.3　メモリセル配置−擬似オープンビット線構造…………………………………… 89
　　6.4　本章のまとめ………………………………………………………………………… 92
　　　　　 参考文献…………………………………………………………………………… 93
　
第７章　DRAM高密度化の実現
　　7.1　はじめに……………………………………………………………………………… 95
　　7.2　リソグラフィ技術…………………………………………………………………… 95
　　　　7.2.1　リソグラフィ技術の進展…………………………………………………… 96
　　　　7.2.2　要求されるDOFの緩和 ……………………………………………………… 99
　　　　7.2.3　合わせ余裕の緩和 ………………………………………………………… 101
　　　　7.2.4　解像力の向上 ……………………………………………………………… 102
　　7.3　次世代のDRAMメモリセル技術 …………………………………………………… 102
　　　　7.3.1　BESTセル構造とその特長 ………………………………………………… 102
　　　　7.3.2　１Ｇビット以降のメモリセル構造 ……………………………………… 105
　　7.4　本章のまとめ ……………………………………………………………………… 108
　　　　　 参考文献 ………………………………………………………………………… 109
　
第８章　結論
　　8.1　結果の要約 ………………………………………………………………………… 112
　　8.2　今後の課題の展望 ………………………………………………………………… 115
　
謝辞……………………………………………………………………………………………… 117
　
研究業績：発表論文、学会発表及び登録特許……………………………………………… 119